聯(lián)系我們
東莞市眾升儀器有限公司
業(yè)務(wù)部
聯(lián)系人：陳平
聯(lián)系電話：0769-23131676
傳真號碼：0769-23131096
移動電話：15989633801（微信同號）
Email：ZS1717@163.com
QQ：782352024
地址：東莞市莞城街道東城路莞城段33號405室
公司網(wǎng)址：http://
文章詳情
常用電路EMC設(shè)計(jì)攻略（二）
日期：2024-10-19 08:24
瀏覽次數(shù)：525
摘要：二.常用電路PCB設(shè)計(jì)的EMC考慮
A.器件的布局
在PCB設(shè)計(jì)的過程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數(shù),器件密度和功耗。一個(gè)實(shí)用的規(guī)則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應(yīng)將相互有關(guān)的器件盡量靠近,將數(shù)字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)安排,遠(yuǎn)離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
...
二.常用電路PCB設(shè)計(jì)的EMC考慮
A.器件的布局
在PCB設(shè)計(jì)的過程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數(shù),器件密度和功耗。一個(gè)實(shí)用的規(guī)則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應(yīng)將相互有關(guān)的器件盡量靠近,將數(shù)字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)安排,遠(yuǎn)離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
高頻元器件盡可能縮短連線,以減少分布參數(shù)和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠(yuǎn)離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠(yuǎn)離信號接口和低電平信號芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會減小元器件之間的分布參數(shù),也符合混合電路的制造工藝,易于生產(chǎn)。
在混合電路基片上電源和接地的引出焊盤應(yīng)對稱布置,*好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區(qū)連接到*負(fù)的電位平面。
在選用多層混合電路時(shí),電路板的層間安排隨著具體電路改變,但一般具有以下特征。
(1)電源和地層分配在內(nèi)層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。
(2)板內(nèi)電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對電源平面分布的輻射電流起到屏蔽作用。
(3)布線層應(yīng)盡量安排與電源或地平面相鄰以產(chǎn)生通量對消作用。
B.PCB走線
在電路設(shè)計(jì)中,往往只注重提高布線密度,或追求布局均勻,忽視了線路布局對預(yù)防干擾的影響,使大量的信號輻射到空間形成干擾,可能會導(dǎo)致更多的電磁兼容問題。因此,良好的布線是決定設(shè)計(jì)成功的關(guān)鍵。
1 地線的布局
地線不僅是電路工作的電位參考點(diǎn),還可以作為信號的低阻抗回路。地線上較常見的干擾就是地環(huán)路電流導(dǎo)致的地環(huán)路干擾。解決好這一類干擾問題,就等于解決了大部分的電磁兼容問題。地線上的噪音主要對數(shù)字電路的地電平造成影響,而數(shù)字電路輸出低電平時(shí),對地線的噪聲更為敏感。地線上的干擾不僅可能引起電路的誤動作,還會造成傳導(dǎo)和輻射發(fā)射。因此,減小這些干擾的重點(diǎn)就在于盡可能地減小地線的阻抗(對于數(shù)字電路,減小地線電感尤為重要)。
地線的布局要注意以下幾點(diǎn):
(1)根據(jù)不同的電源電壓,數(shù)字電路和模擬電路分別設(shè)置地線。
(2)公共地線盡可能加粗。在采用多層厚膜工藝時(shí),可專門設(shè)置地線面,這樣有助于減小環(huán)路面積,同時(shí)也降低了接受天線的效率。并且可作為信號線的屏蔽體。
(3)應(yīng)避免梳狀地線,這種結(jié)構(gòu)使信號回流環(huán)路很大,會增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。
(4)板上裝有多個(gè)芯片時(shí),地線上會出現(xiàn)較大的電位差,應(yīng)把地線設(shè)計(jì)成封閉環(huán)路,提高電路的噪聲容限。
(5)同時(shí)具有模擬和數(shù)字功能的電路板,模擬地和數(shù)字地通常是分離的,只在電源處連接。
2 電源線的布局
一般而言,除直接由電磁輻射引起的干擾外,經(jīng)由電源線引起的電磁干擾*為常見。因此電源線的布局也很重要,通常應(yīng)遵守以下規(guī)則。
(1)電源線盡可能靠近地線以減小供電環(huán)路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環(huán)路不要相互重疊。
(2)采用多層工藝時(shí),模擬電源和數(shù)字電源分開,避免相互干擾。不要把數(shù)字電源與模擬電源重疊放置,否則就會產(chǎn)生耦合電容,破壞分離度。
(3)電源平面與地平面可采用完全介質(zhì)隔離,頻率和速度很高時(shí),應(yīng)選用低介電常數(shù)的介質(zhì)漿料。電源平面應(yīng)靠近接地平面,并安排在接地平面之下,對電源平面分布的輻射電流起到屏蔽作用。
(4)芯片的電源引腳和地線引腳之間應(yīng)進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應(yīng)貼近芯片安裝,使去耦電容的回路面積盡可能減小。
(5)選用貼片式芯片時(shí),盡量選用電源引腳與地引腳靠得較近的芯片,可以進(jìn)一步減小去耦電容的供電回路面積,有利于實(shí)現(xiàn)電磁兼容。
3 信號線的布局
在使用單層薄膜工藝時(shí),一個(gè)簡便適用的方法是先布好地線,然后將關(guān)鍵信號,如高速時(shí)鐘信號或敏感電路靠近它們的地回路布置,*后對其它電路布線。信號線的布置*好根據(jù)信號的流向順序安排,使電路板上的信號走向流暢。
如果要把EMI減到*小,就讓信號線盡量靠近與它構(gòu)成的回流信號線,使回路面積盡可能小,以免發(fā)生輻射干擾。低電平信號通道不能靠近高電平信號通道和無濾波的電源線,對噪聲敏感的布線不要與大電流、高速開關(guān)線平行。如果可能,把所有關(guān)鍵走線都布置成帶狀線。不相容的信號線(數(shù)字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應(yīng)相互遠(yuǎn)離,不要平行走線。信號間的串?dāng)_對相鄰平行走線的長度和走線間距極其敏感,所以盡量使高速信號線與其它平行信號線間距拉大且平行長度縮小。
導(dǎo)帶的電感與其長度和長度的對數(shù)成正比,與其寬度的對數(shù)成反比。因此,導(dǎo)帶要盡可能短,同一元件的各條地址線或數(shù)據(jù)線盡可能保持長度一致,作為電路輸入輸出的導(dǎo)線盡量避免相鄰平行,*好在之間加接地線,可有效抑制串?dāng)_。低速信號的布線密度可以相對大些,高速信號的布線密度應(yīng)盡量小。
在多層厚膜工藝中,除了遵守單層布線的規(guī)則外還應(yīng)注意:
盡量設(shè)計(jì)單獨(dú)的地線面,信號層安排與地層相鄰。不能使用時(shí),必須在高頻或敏感電路的鄰近設(shè)置一根地線。分布在不同層上的信號線走向應(yīng)相互垂直,這樣可以減少線間的電場和磁場耦合干擾;同一層上的信號線保持一定間距,*好用相應(yīng)地線回路隔離,減少線間信號串?dāng)_。每一條高速信號線要限制在同一層上。信號線不要離基片邊緣太近,否則會引起特征阻抗變化,而且容易產(chǎn)生邊緣場,增加向外的輻射。
4 時(shí)鐘線路的布局
時(shí)鐘電路在數(shù)字電路中占有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的頻譜可達(dá)160MHz。因此設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整個(gè)電路電磁兼容的關(guān)鍵。關(guān)于時(shí)鐘電路的布局,有以下注意事項(xiàng):
(1)不要采用菊花鏈結(jié)構(gòu)傳送時(shí)鐘信號,而應(yīng)采用星型結(jié)構(gòu),即所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動器相互連接。
(2)所有連接晶振輸入/輸出端的導(dǎo)帶盡量短,以減少噪聲干擾及分布電容對晶振的影響。
(3)晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)帶連接至器件上;離晶振*近的數(shù)字地引腳,應(yīng)盡量減少過孔。
A.器件的布局
在PCB設(shè)計(jì)的過程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數(shù),器件密度和功耗。一個(gè)實(shí)用的規(guī)則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應(yīng)將相互有關(guān)的器件盡量靠近,將數(shù)字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)安排,遠(yuǎn)離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
高頻元器件盡可能縮短連線,以減少分布參數(shù)和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠(yuǎn)離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠(yuǎn)離信號接口和低電平信號芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會減小元器件之間的分布參數(shù),也符合混合電路的制造工藝,易于生產(chǎn)。
在混合電路基片上電源和接地的引出焊盤應(yīng)對稱布置,*好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區(qū)連接到*負(fù)的電位平面。
在選用多層混合電路時(shí),電路板的層間安排隨著具體電路改變,但一般具有以下特征。
(1)電源和地層分配在內(nèi)層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。
(2)板內(nèi)電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對電源平面分布的輻射電流起到屏蔽作用。
(3)布線層應(yīng)盡量安排與電源或地平面相鄰以產(chǎn)生通量對消作用。
B.PCB走線
在電路設(shè)計(jì)中,往往只注重提高布線密度,或追求布局均勻,忽視了線路布局對預(yù)防干擾的影響,使大量的信號輻射到空間形成干擾,可能會導(dǎo)致更多的電磁兼容問題。因此,良好的布線是決定設(shè)計(jì)成功的關(guān)鍵。
1 地線的布局
地線不僅是電路工作的電位參考點(diǎn),還可以作為信號的低阻抗回路。地線上較常見的干擾就是地環(huán)路電流導(dǎo)致的地環(huán)路干擾。解決好這一類干擾問題,就等于解決了大部分的電磁兼容問題。地線上的噪音主要對數(shù)字電路的地電平造成影響,而數(shù)字電路輸出低電平時(shí),對地線的噪聲更為敏感。地線上的干擾不僅可能引起電路的誤動作,還會造成傳導(dǎo)和輻射發(fā)射。因此,減小這些干擾的重點(diǎn)就在于盡可能地減小地線的阻抗(對于數(shù)字電路,減小地線電感尤為重要)。
地線的布局要注意以下幾點(diǎn):
(1)根據(jù)不同的電源電壓,數(shù)字電路和模擬電路分別設(shè)置地線。
(2)公共地線盡可能加粗。在采用多層厚膜工藝時(shí),可專門設(shè)置地線面,這樣有助于減小環(huán)路面積,同時(shí)也降低了接受天線的效率。并且可作為信號線的屏蔽體。
(3)應(yīng)避免梳狀地線,這種結(jié)構(gòu)使信號回流環(huán)路很大,會增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。
(4)板上裝有多個(gè)芯片時(shí),地線上會出現(xiàn)較大的電位差,應(yīng)把地線設(shè)計(jì)成封閉環(huán)路,提高電路的噪聲容限。
(5)同時(shí)具有模擬和數(shù)字功能的電路板,模擬地和數(shù)字地通常是分離的,只在電源處連接。
2 電源線的布局
一般而言,除直接由電磁輻射引起的干擾外,經(jīng)由電源線引起的電磁干擾*為常見。因此電源線的布局也很重要,通常應(yīng)遵守以下規(guī)則。
(1)電源線盡可能靠近地線以減小供電環(huán)路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環(huán)路不要相互重疊。
(2)采用多層工藝時(shí),模擬電源和數(shù)字電源分開,避免相互干擾。不要把數(shù)字電源與模擬電源重疊放置,否則就會產(chǎn)生耦合電容,破壞分離度。
(3)電源平面與地平面可采用完全介質(zhì)隔離,頻率和速度很高時(shí),應(yīng)選用低介電常數(shù)的介質(zhì)漿料。電源平面應(yīng)靠近接地平面,并安排在接地平面之下,對電源平面分布的輻射電流起到屏蔽作用。
(4)芯片的電源引腳和地線引腳之間應(yīng)進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應(yīng)貼近芯片安裝,使去耦電容的回路面積盡可能減小。
(5)選用貼片式芯片時(shí),盡量選用電源引腳與地引腳靠得較近的芯片,可以進(jìn)一步減小去耦電容的供電回路面積,有利于實(shí)現(xiàn)電磁兼容。
3 信號線的布局
在使用單層薄膜工藝時(shí),一個(gè)簡便適用的方法是先布好地線,然后將關(guān)鍵信號,如高速時(shí)鐘信號或敏感電路靠近它們的地回路布置,*后對其它電路布線。信號線的布置*好根據(jù)信號的流向順序安排,使電路板上的信號走向流暢。
如果要把EMI減到*小,就讓信號線盡量靠近與它構(gòu)成的回流信號線,使回路面積盡可能小,以免發(fā)生輻射干擾。低電平信號通道不能靠近高電平信號通道和無濾波的電源線,對噪聲敏感的布線不要與大電流、高速開關(guān)線平行。如果可能,把所有關(guān)鍵走線都布置成帶狀線。不相容的信號線(數(shù)字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應(yīng)相互遠(yuǎn)離,不要平行走線。信號間的串?dāng)_對相鄰平行走線的長度和走線間距極其敏感,所以盡量使高速信號線與其它平行信號線間距拉大且平行長度縮小。
導(dǎo)帶的電感與其長度和長度的對數(shù)成正比,與其寬度的對數(shù)成反比。因此,導(dǎo)帶要盡可能短,同一元件的各條地址線或數(shù)據(jù)線盡可能保持長度一致,作為電路輸入輸出的導(dǎo)線盡量避免相鄰平行,*好在之間加接地線,可有效抑制串?dāng)_。低速信號的布線密度可以相對大些,高速信號的布線密度應(yīng)盡量小。
在多層厚膜工藝中,除了遵守單層布線的規(guī)則外還應(yīng)注意:
盡量設(shè)計(jì)單獨(dú)的地線面,信號層安排與地層相鄰。不能使用時(shí),必須在高頻或敏感電路的鄰近設(shè)置一根地線。分布在不同層上的信號線走向應(yīng)相互垂直,這樣可以減少線間的電場和磁場耦合干擾;同一層上的信號線保持一定間距,*好用相應(yīng)地線回路隔離,減少線間信號串?dāng)_。每一條高速信號線要限制在同一層上。信號線不要離基片邊緣太近,否則會引起特征阻抗變化,而且容易產(chǎn)生邊緣場,增加向外的輻射。
4 時(shí)鐘線路的布局
時(shí)鐘電路在數(shù)字電路中占有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的頻譜可達(dá)160MHz。因此設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整個(gè)電路電磁兼容的關(guān)鍵。關(guān)于時(shí)鐘電路的布局,有以下注意事項(xiàng):
(1)不要采用菊花鏈結(jié)構(gòu)傳送時(shí)鐘信號,而應(yīng)采用星型結(jié)構(gòu),即所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動器相互連接。
(2)所有連接晶振輸入/輸出端的導(dǎo)帶盡量短,以減少噪聲干擾及分布電容對晶振的影響。
(3)晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)帶連接至器件上;離晶振*近的數(shù)字地引腳,應(yīng)盡量減少過孔。
